当前位置:首页 > 股票资讯 - 正文

时钟模块自动调整电路的设计 酒鬼酒股吧

时钟,电路,模块,调整,自动,设计时间:2021-03-19 13:29:16浏览:196
后台-插件-广告管理-内容页头部广告位(手机)

抽象的

由于实际生产过程中的工艺偏差,时钟模块的实际输出频率与设计频率相差很大。因此,在测试阶段,需要调整输出频率不在目标范围内的时钟模块。基于二分法的相对遍历法具有快速收敛的特点,设计了自动调谐电路,分析了异步脉冲同步引起的调谐误差。自动微调电路通过ATE(自动测试设备)提供的慢脉冲对时钟模块输出的时钟进行计数,并通过二分法自动改变微调值,从而达到快速微调和节省测试时间的目的。

中文报价格式:孟博、何彦、关金凤。时钟模块自动调整电路的设计

在图1中,微调步长大于目标频率的变化范围,使得每个微调值不能对应于目标频率范围,并且不能找到所需的微调值。因此,设定的目标频率范围应大于微调步长,并在芯片正常工作所需的范围内。

自动调节电路的设计

自动微调电路主要由脉冲同步器同步、计数器、比较器比较和微调值修改模块调整组成。微调电路的结构以及与外部ATE和时钟模块OSC的连接关系如图2所示。脉冲是由自动测试设备提供的慢脉冲,clk是要调整的时钟,trim_value

微调电路的工作原理如图3所示,其中c1为ATE提供的脉冲高电平周期内对clk进行计数的计数值;C2是脉冲数计数器。为了简化电路设计,不使用clk的实际频率与目标频率范围比较的方法来判断调谐是否成功,而使用目标频率范围

Trim的初始值为2N-1,c1和c2的初始值为0。

微调电路接收ATE提供的慢脉冲和OSC的输出时钟clk。Clk在脉冲的高电平期间被计数,并且在高电平结束之后,计数值c1与设定的计数值的上限和下限相比较。比较结果有三种:(1)c1大于Llimit,小于hllimit,表示OSC输出频率在目标频率范围内,调整成功;(2)c1大于上限Hlimit,表示OSC输出频率高于目标频率范围,调整微调值降低OSC输出频率;(3)c1小于Llimit,意味着OSC输出频率低于目标频率范围,因此调整微调值以增加OSC输出频率。当比较结果为(2)和(3)时,调整微调值并重复上述步骤。如果输入n个慢脉冲后微调不成功,则认为不能通过改变微调值将时钟模块的输出频率微调到目标范围,微调失败。

3慢脉冲同步和测量误差

ATE输出的脉冲和OSC输出的clk是异步的,使用前需要将脉冲同步到clk时钟域。同步电路由两个级联寄存器实现,如图4所示。

假设脉冲宽度等于(m+n)T,其中m为任意正整数,n为任意小于1的实数,T为clk的周期。同步后的pulse_syn的脉宽会比同步前有所变化。最大误差是pulse_syn的脉冲宽度比pulse的脉冲宽度大约多一个clk周期或少一个clk周期。因此,cnt1和m+n之间的最大差值约为1。

以m=2为例,分析同步前后的脉宽,如图5所示。

当n=0时,clk的2或3个上升沿可以拾取脉冲。当被两个上升沿拾取时,不会出现亚稳态,同步前后的脉冲宽度保持不变,如图5(a);当脉冲被三个上升沿拾取时,脉冲的前沿和后沿将是亚稳的,亚稳稳定结果的随机性使得同步前后的脉冲宽度不同

方程(5)表明,ATE提供的脉冲宽度越宽,频率测量误差越小。

增加脉冲宽度可以减小测试误差,但也增加了测试时间,因此需要平衡测试误差和测试时间。

另外,为了保证微调值的每一次变化都能被有效地反映出来,不被脉冲同步引起的误差所掩盖,在脉冲宽度不变的情况下,微调值最低位的变化应使计数器c1的值至少改变2。为了满足这个要求,假设脉冲宽度至少应为b s。假设振荡器的微调步长为赫兹,则:

其中单位为秒。

从上面的分析可以看出,慢脉冲的宽度应该由测量误差和微调步长决定。

4模拟结果

根据二分法原理,设计了时钟模块的自动微调电路。微调时钟模块的频率随着微调值单调增加。微调位宽为5,微调步长约为fstep=1.5%×2 MHz。目标频率为ftarget=2 MHz,接收频率范围为ftarget 2%,即1.96 MHz~2.04 MHz,要求测量误差小于1%。公式(1)和公式(5)得到的最小脉冲宽度为100/(1.96×106)≈51.02μs;由公式(6)得到的最小脉冲宽度为2/fstep=2/(2×106×0.015)≈66.7 μs..因此,最小脉冲宽度为66.7 μs,为了减小测量误差,使测试时间保持在公差范围内,这里选择500 μs的脉冲宽度。计数器c1的上限和下限分别对应于2.04 MHz和1.96 MHz,它们的值分别为1 020和980。仿真结果如图6所示。为了便于观察,c1的值被转换成模拟波形显示。在图6(a)中,在输入第三脉冲后,成功信号变高,表示自动调节成功。修改时钟模型后,再次进行仿真。如图6(b)所示,输入第五个脉冲后,fail信号变高,说明时钟模块的输出偏离目标范围太大,通过修改其输出频率不能满足要求。

从仿真结果可以看出,对于调整位宽为5的时钟模块,所设计的自动调整电路可以在不超过5个输入脉冲后给出调整结果。

5结论

测试集成电路的时钟模块时,需要找到目标频率范围内的微调值。为了减少测试时间,设计了自动微调电路。微调电路采用二分法改变微调值,比遍历法收敛速度快。微调值变化范围越大,二分法在测试时间上的优势越明显。ATE提供的最小脉冲宽度应由允许的测量误差和微调步长决定。

引用

葛楠,陈东坡。引用该论文王志平,王志平,王志平.微电子与计算机,2015,32 (4): 70-78。

葛楠。DC_DC降压芯片自动测试设备中微调技术研究[D]。上海:上海交通大学,2015。

李霞。离线开关电源控制芯片功率器件及部分子电路设计[D]。成都:中国电子科技大学,2011。

李文昌,王继安,魏立,等.高精度集成电路中微调技术的实现[J].微处理器,2006 (1): 1-2。

吴厚航。简单说一下FPGA [M]。北京:北京航空航天大学出版社,2010。

作者信息:

孟波1、2、何彦1、2、关金凤1、2

(1)国家电网公司重点实验室电力芯片设计与分析实验室,北京智信微电子技术有限公司,北京100192;

2.北京智信微电子技术有限公司北京电力高可靠性集成电路设计工程技术研究中心,北京100192)


以上就是时钟模块自动调整电路的设计酒鬼酒股吧的全部内容了,喜欢我们网站的可以继续关注若晓股票网其他的资讯!
后台-插件-广告管理-内容页底部广告位(手机)